Moduł tinyPLD ma za zadanie ułatwić stosowanie układów CPLD w aplikacjach, w których bezpośredni montaż układu w obudowie z wyprowadzeniami rozmieszczonymi co 0,5 mm nie jest uzasadniony. Moduły tinyPLD można stosować samodzielnie, a także jako sterowniki w zestawach ewaluacyjnych ZL2PLD (easyPLD). Dzięki zintegrowaniu na płytce drukowanej modułu - oprócz układu CPLD - stabilizatora napięcia zasilającego oraz złącza ISP użytkownik otrzymuje kompletny moduł funkcjonalny.

Podstawowe właściwości modułu:
- napięcie zasilania: 4,3...9 V,
- pobór prądu: 30...110 mA (zależy od konfiguracji układu CPLD i częstotliwości
  taktowania),
- napięcie na wyjściu stabilizatora (wyprowadzenia 1 i 2 modułu): 3,3 V,
- maksymalny pobór prądu z wyjścia OUT_3,3V: 50 mA,
- maksymalne napięcie wejściowe (na dowolnej linii I/O): 5 VDC,
- programowanie ISP (JTAG, złącze dla programatora ZL11PRG/ZL11PRG-M),
- minimalna liczba cykli reprogramowania: 10000,
- liczba dostępnych makrokomórek: 72,
- liczba globalnych sygnałów zegarowych: 3,
- liczba globalnych linii zerujących: 1,
- liczba globalnych linii sterujących buforami trójstanowymi: 2,
- wymiary zgodne z obudową DIP40.

W skład zestawu wchodzi:
- zmontowana płytka z układem XC9572XL.

Moduł ZL10PLD (dipPLD) opracowano z myślą o elektronikach chcących wykorzystywać nowoczesne układy programowalne z rodziny Spartan 3 firmy Xilinx.

Podstawowe parametry modułu:
- układ FPGA z rodziny Spartan 3 XC3S200 w obudowie VQFP100,
- odpowiednik funkcjonalny 200000 bramek logicznych,
- 12 sprzętowych multiplikatorów,
- 4 bloki powielaczy częstotliwości,
- pamięć SRAM (Block SRAM) o pojemności 216 kb,
- konfigurator Flash o pojemności 1 Mb (XCF01S),
- liczba linii I/O: 61 (w tym 5 wejściowych z tolerancją 5 V, pozostałe wyłącznie 3,3 V),
- wbudowane inwertery z serii LVC/LCX buforujące 6 linii wejściowych FPGA,
- dioda LED sygnalizująca poprawne skonfigurowanie FPGA,
- przycisk umożliwiający ręczne wymuszenie rekonfiguracji FPGA,
- współpraca z interfejsem JTAG (ZL11PRG, ZL11PRG-M lub ZL4PRG),
- automatyczna konfiguracja FPGA po włączeniu zasilania,
- generator kwarcowy 3,6864 MHz/DIP8/5V (wymienialny),
- wbudowane stabilizatory 1,2/2,5 i 3,3 V,
- zasilanie: 4,4...7 VDC/110 mA (zależy od częstotliwości taktowania),
- przystosowany do współpracy z płytą bazową ZL9PLD.

Uwaga!
Moduł ZL10PLD współpracuje z płytką bazową ZL9PLD.

W skład zestawu wchodzi:
- zmontowany moduł DIP z układem XC3S200,

Wyposażenie dodatkowe:
- ZL4PRG (DLC5) - programator ISP układów CPLD firmy Xilinx
- ZL11PRG-M - uniwersalny programator ISP układów CPLD i FPGA (Altera, Xilinx) oraz
  mikrokontrolerów AVR i AT89Sxxxx
 

Moduł ZL11PLD (dipPLD) opracowano z myślą o elektronikach chcących wykorzystywać nowoczesne układy programowalne z rodziny Cyclone firmy Altera.

Podstawowe parametry modułu
- układ FPGA z rodziny Cyclone EP1C3 w obudowie VQFP100,
- 2910 komórek logicznych LE,
- wbudowana pętla PLL do powielania częstotliwości,
- pamięć SRAM (moduły M4K) o łącznej pojemności 59,9kb,
- konfigurator Flash o pojemności 1Mb (EPCS1),
- liczba linii I/O: 60 (w tym 5 wejściowych z tolerancją 5 V, pozostałe wyłącznie 3,3 V),
  wbudowane inwertery z serii LVC/LCX buforujące 6 linii wejściowych FPGA,
- dioda LED sygnalizująca poprawne skonfigurowanie FPGA,
- przycisk umożliwiający ręczne wymuszenie rekonfiguracji FPGA,
- współpraca z interfejsem JTAG (ZL11PRG-M lub ZL3PRG),
- automatyczna konfiguracja FPGA po włączeniu zasilania,
- generator kwarcowy 3,6864 MHz/DIP8/5V (wymienialny),
- wbudowane stabilizatory 1,5 i 3,3 V,
- zasilanie: 4,4...7 VDC/110 mA (zależy od częstotliwości taktowania),
- przystosowany do współpracy z płytą bazową ZL9PLD.

Uwaga!
Moduł ZL11PLD współpracuje z płytką bazową ZL9PLD.

W skład zestawu wchodzi:
- zmontowany moduł DIP z układem EP1C3T100C8N,